

Implementação de Detecção de Overflow em uma ULA MIPS

Nome do Aluno

8 de junho de 2026

Resumo

Este trabalho apresenta a implementação do mecanismo de detecção de overflow em uma Unidade Lógica e Aritmética (ULA) baseada na arquitetura MIPS. A ULA desenvolvida suporta as operações lógicas AND, OR e NOR, além das operações aritméticas ADD, SUB e da operação de comparação SLT (Set Less Than). O principal objetivo foi implementar e validar a lógica responsável por identificar situações de overflow durante operações aritméticas com números representados em complemento de dois.

Sumário

1 Introdução

A Unidade Lógica e Aritmética (ULA) é um dos principais componentes de um processador, sendo responsável pela execução de operações matemáticas e lógicas. Na arquitetura MIPS, a ULA desempenha papel fundamental na execução de instruções do tipo R e em diversas operações realizadas durante o ciclo de execução de instruções.

Durante operações aritméticas, especialmente soma e subtração de números inteiros com sinal, pode ocorrer uma condição denominada *overflow*. Essa condição ocorre quando o resultado obtido excede a faixa de representação disponível para o número de bits utilizado.

O objetivo deste trabalho consiste em implementar um sistema capaz de detectar automaticamente situações de overflow em uma ULA compatível com a arquitetura MIPS.

2 Objetivos

2.1 Objetivo Geral

Implementar a detecção de overflow em uma ULA MIPS capaz de executar operações lógicas e aritméticas.

2.2 Objetivos Específicos

- Implementar as operações AND, OR e NOR.
- Implementar as operações ADD e SUB.
- Implementar a operação SLT (Set Less Than).
- Desenvolver a lógica de detecção de overflow para operações aritméticas.
- Validar o funcionamento através de casos de teste.

3 Fundamentação Teórica

3.1 Arquitetura MIPS

A arquitetura MIPS é uma arquitetura RISC (*Reduced Instruction Set Computer*) amplamente utilizada no ensino de arquitetura de computadores devido à sua simplicidade e organização modular.

A ULA recebe dois operandos de entrada e um conjunto de sinais de controle que determinam qual operação será executada.

3.2 Operações Implementadas

A ULA desenvolvida suporta as seguintes operações:

Operação	Descrição
Conjunção lógica bit a bit OR	AND
Soma aritmética SUB	ADD
Negação da operação OR SLT	NOR
	Set Less Than height

Tabela 1: Operações suportadas pela ULA

3.3 Overflow em Complemento de Dois

Em sistemas digitais, números inteiros com sinal são geralmente representados utilizando complemento de dois.

O overflow ocorre quando:

- Dois números positivos são somados e produzem resultado negativo.
- Dois números negativos são somados e produzem resultado positivo.

Matematicamente:

$$[\text{Overflow} = (A_{31} = B_{31}) \wedge (Result_{31} \neq A_{31})]$$

onde:

- A_{31} representa o bit de sinal do primeiro operando;
- B_{31} representa o bit de sinal do segundo operando;
- $Result_{31}$ representa o bit de sinal do resultado.

Outra forma equivalente consiste em analisar o carry de entrada e saída do bit mais significativo:

$$[\text{Overflow} = \text{Carry}_{in} \oplus \text{Carry}_{out}]$$

4 Metodologia

O desenvolvimento foi realizado seguindo as etapas:

1. Implementação das operações lógicas.
2. Implementação das operações aritméticas.
3. Implementação da operação SLT.
4. Desenvolvimento da lógica de detecção de overflow.
5. Elaboração de casos de teste.

5 Implementação

A ULA recebe como entrada dois operandos de 32 bits e um sinal de controle responsável por selecionar a operação desejada.

Além da saída principal (*Result*), foi adicionado um sinal denominado *Overflow*, responsável por indicar quando ocorre estouro de capacidade durante operações aritméticas.

A lógica de overflow é ativada apenas durante as operações ADD e SUB, permanecendo desabilitada para operações lógicas e para a operação SLT.

5.1 Fluxo de Funcionamento

1. Recebimento dos operandos A e B.
2. Seleção da operação através do sinal de controle.
3. Execução da operação.
4. Verificação da condição de overflow.
5. Atualização do sinal Overflow.

6 Resultados

Foram realizados testes utilizando diferentes combinações de operandos.

6.1 Caso 1: Overflow Positivo

$$2147483647 + 1$$

Resultado obtido:

$$-2147483648$$

Overflow detectado:

Sim

6.2 Caso 2: Overflow Negativo

$$-2147483648 + (-1)$$

Resultado obtido:

$$2147483647$$

Overflow detectado:

Sim

6.3 Caso 3: Soma Sem Overflow

$$100 + 50$$

Resultado obtido:

$$150$$

Overflow detectado:

Não

6.4 Caso 4: Operação Lógica

AND

Overflow detectado:

Não

7 Discussão

Os testes realizados demonstraram que o mecanismo implementado identifica corretamente situações de overflow em operações de soma e subtração. Além disso, verificou-se que operações puramente lógicas não geram sinalização incorreta de overflow.

A implementação mostrou-se compatível com o comportamento esperado para a arquitetura MIPS, contribuindo para a confiabilidade da execução de operações aritméticas.

8 Conclusão

Neste trabalho foi desenvolvida uma ULA baseada na arquitetura MIPS contendo as operações AND, OR, ADD, SUB, NOR e SLT. Adicionalmente, foi implementado um mecanismo de detecção de overflow para operações aritméticas utilizando representação em complemento de dois.

Os resultados obtidos demonstraram o correto funcionamento da lógica de detecção, validando a implementação proposta. O projeto permitiu aplicar conceitos fundamentais de arquitetura de computadores, lógica digital e representação numérica em sistemas computacionais.

9 Referências

Referências

- [1] Patterson, D. A.; Hennessy, J. L. *Computer Organization and Design: The Hardware/Software Interface*. Morgan Kaufmann.
- [2] Mano, M. M. *Digital Design*. Pearson.
- [3] MIPS Technologies. *MIPS32 Architecture for Programmers*.